ทำไม HBM จึงดำรงอยู่ไม่ได้หากขาดบรรจุภัณฑ์ขั้นสูง? บทบาทของ TSV, CoWoS และอุปกรณ์บรรจุภัณฑ์

HBM ไม่ใช่การอัปเกรดแบบง่าย ๆ ของ DRAM ทั่วไป แต่เป็นโครงสร้างวิศวกรรมระดับระบบที่สร้างขึ้นบน “การซ้อน DRAM หลายชั้น + การเชื่อมต่อแนวตั้งด้วย TSV + การบรรจุขั้นสูงแบบ 2.5D/3D + การบูรณาการแบบ co-packaged ร่วมกับ GPU หรือ AI accelerator” ชิป AI ต้องการแบนด์วิดท์ที่สูงขึ้น การใช้พลังงานที่ต่ำลง และความหนาแน่นในการบรรจุที่สูงขึ้นในระยะทางที่สั้นลง TSV ช่วยแก้ปัญหาการซ้อนแนวตั้ง CoWoS ช่วยแก้ปัญหาการเชื่อมต่อในแนวนอนระหว่างชิปตรรกะกับ HBM และอุปกรณ์บรรจุชิปเป็นตัวกำหนดอัตราผลผลิต กำลังการผลิต และต้นทุน

สรุปประเด็นสำคัญ

• จุดแข็งหลักของ HBM มาจาก DRAM แบบซ้อนชั้นและอินเทอร์เฟซ I/O แบบกว้างพิเศษ
• TSV เป็นกุญแจสำคัญของการเชื่อมต่อในแนวตั้งระหว่างชั้น DRAM หลายชั้นใน HBM
• CoWoS ช่วยให้ GPU, ASIC และ HBM ทำงานร่วมกันในแพ็กเกจเดียวกัน
• กำลังการผลิตบรรจุภัณฑ์ขั้นสูงส่งผลต่อความเร็วในการส่งมอบชิป AI
• อุปกรณ์ TCB, hybrid bonding และอุปกรณ์ตรวจสอบเป็นตัวกำหนดอัตราผลผลิตของ HBM
• การลงทุนในห่วงโซ่อุปทาน HBM จำเป็นต้องติดตามหน่วยความจำ บรรจุภัณฑ์ และอุปกรณ์ควบคู่กันไป

ทำไม HBM จึงไม่ใช่เพียงการอัปเกรดง่าย ๆ จาก DRAM ทั่วไป?

HBM ไม่ได้เป็นเพียงการเพิ่มความถี่ของ DRAM แบบง่าย ๆ แต่เป็นการซ้อนชั้น DRAM หลายชั้นในแนวตั้ง แล้ววางไว้ข้าง GPU หรือ AI ASIC ผ่าน TSV, micro-bump, interposer และบรรจุภัณฑ์ขั้นสูง มันช่วยแก้ปัญหา "กำแพงแบนด์วิดท์หน่วยความจำ" ในการฝึกและอนุมานของ AI ดังนั้นประเด็นสำคัญจึงไม่ใช่แค่เทคโนโลยีกระบวนการผลิตหน่วยความจำ แต่เป็นว่าหน่วยความจำ ชิปตรรกะ และโครงสร้างบรรจุภัณฑ์สามารถทำงานร่วมกันได้หรือไม่

การฝึกโมเดล AI ขนาดใหญ่ การอนุมาน (inference) การประมวลผลบริบทยาว KV cache ฐานข้อมูลเวกเตอร์ และงานมัลติโมเดีย ล้วนต้องการการเคลื่อนย้ายข้อมูลปริมาณมหาศาลอย่างรวดเร็วระหว่างหน่วยประมวลผลกับหน่วยความจำ DDR หรือ GDDR ทั่วไปต้องพึ่งพาการเชื่อมต่อภายนอกที่ยาวกว่า ดังนั้นช่องทาง I/O และประสิทธิภาพด้านพลังงานจึงมีข้อจำกัด HBM ใช้ I/O แบบกว้างพิเศษและการเชื่อมต่อระยะสั้น โดยเปลี่ยนปัญหาแบนด์วิดท์จากการ "เพิ่มความถี่" ไปเป็นการ "เพิ่มจำนวนช่องทางขนาน"

Micron ระบุว่า HBM4 ของบริษัทใช้อินเทอร์เฟซบัสแบบ 2048 พิน ทำงานที่ความเร็วเกิน 11Gbps และส่งมอบแบนด์วิดท์มากกว่า 2.8TB/s ต่อสแตก Samsung ก็ระบุเช่นกันว่า HBM4 ของบริษัทสามารถให้แบนด์วิดท์สูงถึง 3300GB/s และได้รับการออกแบบมาเพื่อประสิทธิภาพและการขยายสมรรถนะของระบบ AI ข้อกำหนดเหล่านี้แสดงให้เห็นว่าคุณค่าหลักของ HBM ไม่ได้อยู่ที่ชิป DRAM เดี่ยวที่ทำงานเร็วขึ้น แต่อยู่ที่สถาปัตยกรรมแบบซ้อนกันและอินเทอร์เฟซแบบกว้างที่ส่งมอบทรูพุตที่สูงขึ้นภายในพื้นที่แพ็กเกจที่จำกัด

มูลค่าเชิงระบบของ HBM มาจากการที่มันอยู่ "ใกล้กับหน่วยประมวลผลมากขึ้น" ในตัวเร่ง AI จะมีการวาง GPU, ASIC, chiplet และกอง HBM หลายชั้นไว้ภายในแพ็กเกจขั้นสูงเดียวกันโดยทั่วไป และเชื่อมต่อกันผ่าน silicon interposer หรือ RDL interposer คำอธิบาย CoWoS-S ของ TSMC ระบุว่า silicon interposer ขนาดใหญ่สามารถรองรับ logic chiplet และ HBM cube สำหรับการใช้งาน AI และซูเปอร์คอมพิวเตอร์ได้ ซึ่งหมายความว่า HBM ไม่ได้ถูกขายในรูปแบบองค์ประกอบความจำอิสระที่เชื่อมต่อกันในระยะทางไกล แต่กลายเป็นส่วนหนึ่งของแพ็กเกจชิป AI โดยตรง

ยิ่ง HBM ล้ำสมัยมากขึ้นเท่าไร กระบวนการแพ็กเกจก็ยิ่งทำได้ยากขึ้นเท่านั้น HBM3E, HBM4 และ HBM4E เพิ่มจำนวน I/O ความสูงของสแตก แบนด์วิดท์ และความหนาแน่นของพลังงาน SK hynix ระบุไว้ในเอกสาร HBM4 ว่า HBM4 เพิ่มขั้วต่อ I/O จาก 1024 ในรุ่นก่อนหน้าเป็น 2048 และใช้เทคโนโลยี Advanced MR-MUF เพื่อลดความเสี่ยงในกระบวนการผลิตจำนวนมาก ยิ่งมี I/O มากขึ้นและสแตกยิ่งสูงขึ้น ความท้าทายด้านการบิดตัว การระบายความร้อน ความแม่นยำในการบอนด์ และการทดสอบก็ยิ่งมากขึ้น

สรุป: คุณค่าของ HBM ไม่ได้อยู่ที่การเป็นเพียง "DRAM ที่เร็วกว่า" เท่านั้น แต่เป็นการออกแบบใหม่ในด้านแบนด์วิดท์ของหน่วยความจำ การใช้พลังงาน และประสิทธิภาพด้านพื้นที่ภายในแพ็กเกจชิป AI DRAM ทั่วไปต้องพึ่งพาเทคโนโลยีกระบวนการผลิตชิปและการเชื่อมต่อภายนอกเป็นหลัก ขณะที่ HBM ต้องพึ่งพา TSV, micro-bump, interposer, CoWoS และอุปกรณ์เทคโนโลยีการแพ็กเกจขั้นสูง เมื่อประเมินห่วงโซ่อุปทานของ HBM คุณไม่ควรมองเพียงกำลังการผลิตของผู้จำหน่าย DRAM เท่านั้น แต่ยังต้องประเมินด้วยว่าการแพ็กเกจขั้นสูงสามารถรองรับการซ้อนกันได้มากขึ้น อัตราผลผลิตที่สูงขึ้น พื้นที่แพ็กเกจที่ใหญ่ขึ้น และการส่งมอบที่รวดเร็วขึ้นหรือไม่

TSV มีบทบาทอย่างไรใน HBM?

TSV คือเทคโนโลยีการเชื่อมต่อระหว่างกันแบบแกนหลักที่ทำให้ HBM สามารถซ้อนกันในแนวตั้งได้ โดยใช้ vias ตัวนำแนวตั้งที่ลอดผ่านซิลิคอนเพื่อเชื่อมต่อ die DRAM หลายตัว ช่วยให้ข้อมูล พลังงาน และสัญญาณควบคุมสามารถเคลื่อนที่ขึ้นและลงภายในชั้นการซ้อนได้ หากปราศจาก TSV HBM จะทำให้การบรรลุแบนด์วิดท์สูง การใช้พลังงานต่ำ และการซ้อนแบบความหนาแน่นสูงภายในพื้นที่จำกัดเป็นเรื่องยาก

TSV ย่อมาจาก Through-Silicon Via คุณสามารถมองมันเป็น “ช่องทางความเร็วสูง” แนวตั้งที่ทะลุผ่านซิลิคอน ชิ้นงาน HBM โดยทั่วไปประกอบด้วย dies ของ DRAM หลายชั้น, base die หรือ logic die, micro-bumps, TSV, underfill และวัสดุสำหรับบรรจุ (packaging materials) ชิปแบบดั้งเดิมพึ่งพาการเดินสายที่ขอบชิปหรือการเชื่อมต่อผ่านซับสเตรตของแพ็กเกจเป็นหลัก ซึ่งเส้นทางสัญญาณค่อนข้างยาว TSV ช่วยให้สัญญาณเคลื่อนที่ในแนวตั้งภายในซิลิคอนได้ จึงสร้างเส้นทางที่สั้นกว่าและเหมาะสมกว่าสำหรับการส่งข้อมูลแบบขนานสูงอย่างยิ่ง

TSV ช่วยลดการใช้พลังงานและเวลาแฝง เนื่องจาก HBM ไม่จำเป็นต้องพึ่งพาช่องสัญญาณความถี่สูงที่แคบเพื่อสะสมแบนด์วิดท์ แต่จะถ่ายโอนข้อมูลผ่าน I/O แบบขนานจำนวนมากที่ความเร็วสัญญาณนาฬิกาที่ต่ำกว่าแทน TSMC ระบุไว้ในการวิเคราะห์เรื่อง HBM และอินเทอร์เฟซแบบกว้าง ว่า HBM สามารถทำงานที่ความเร็วสัญญาณนาฬิกาที่ต่ำกว่าเพื่อให้ได้แบนด์วิดท์เท่าเดิม ซึ่งช่วยลดการใช้พลังงาน ประเด็นนี้มีความสำคัญอย่างยิ่งสำหรับชิป AI เนื่องจากการเคลื่อนย้ายข้อมูลเองกินพลังงานจำนวนมาก หากแบนด์วิดท์หน่วยความจำที่สูงขึ้นมาพร้อมกับการใช้พลังงานที่เพิ่มขึ้นอย่างมาก ประโยชน์ในระดับระบบก็จะลดน้อยลง

TSV ยังสร้างความท้าทายด้านการผลิตอีกด้วย โดยต้องใช้การกัดผ่านทะลุ (via etching) ความลึก การสร้างชั้นฉนวน การเติมทองแดง CMP planarization การทำให้เวเฟอร์บางลง การเชื่อมต่อ (bonding) การบรรจุ และการตรวจสอบ ข้อบกพร่องของ TSV เพียงจุดเดียวสามารถส่งผลต่ออัตราผลผลิตของสแตก HBM ทั้งหมดได้ เมื่อ Samsung ทำการค้า HBM4 บริษัทได้ระบุว่า HBM4 ช่วยเพิ่มประสิทธิภาพด้านพลังงานผ่านเทคโนโลยี TSV แรงดันต่ำและการปรับปรุง PDN ในขณะเดียวกันก็ช่วยเพิ่มความต้านทานความร้อนและการระบายความร้อน ซึ่งแสดงให้เห็นว่า TSV ไม่ได้เป็นเพียงโครงสร้างการเชื่อมต่อ (interconnect) เท่านั้น แต่ยังเกี่ยวข้องโดยตรงกับการจ่ายไฟ ประสิทธิภาพด้านพลังงาน และการจัดการความร้อนอีกด้วย

TSV ส่งผลต่อ HBM ใน 5 ด้านหลัก:

1. มันเชื่อมต่อไดอี้ DRAM หลายตัวในแนวตั้งเพื่อสร้างสแตกความหนาแน่นสูง
2. มันทำให้เส้นทางสัญญาณสั้นลง ลดความหน่วงและพลังงานในการเคลื่อนย้ายข้อมูล
3. มันรองรับการส่งข้อมูลแบบขนาน I/O ความกว้างสุด ช่วยเพิ่มแบนด์วิดท์ในระดับแพ็กเกจ
4. มันเพิ่มความจุการจัดเก็บต่อหน่วยพื้นที่ ซึ่งเหมาะกับพื้นที่แพ็กเกจที่จำกัดของชิป AI
5. มันเพิ่มความซับซ้อนของการกัด, การเติมเต็ม, การทำให้บาง, การเชื่อมต่อ และการตรวจสอบ

สำหรับห่วงโซ่อุปทาน TSV ผลักดัน HBM จาก "การผลิตชิปหน่วยความจำ" ไปสู่กระบวนการผสมผสานของ "การผลิตหน่วยความจำ + การบรรจุขั้นสูง + การตรวจสอบความแม่นยำสูง" ซัพพลายเออร์หน่วยความจำจำเป็นต้องประสานงาน die ของ DRAM, base die, TSV, การซ้อนกัน และวัสดุสำหรับการบรรจุ ในขณะที่ซัพพลายเออร์อุปกรณ์จำเป็นต้องแก้ไขปัญหาการจัดตำแหน่งระดับไมครอน การตรวจจับข้อบกพร่อง การควบคุมความเค้น และความเข้ากันได้ของวัสดุทางความร้อน

สรุป: TSV เป็นหนึ่งในความแตกต่างเชิงโครงสร้างที่สำคัญที่สุดระหว่าง HBM และ DRAM ทั่วไป โดยช่วยให้ชั้น DRAM หลายชั้นเชื่อมต่อกันในแนวตั้งภายในซิลิคอนแทนที่จะพึ่งพาการเดินสายภายนอก จนก่อตัวเป็นโครงสร้างแบบซ้อนกันที่มีแบนด์วิดท์สูง ใช้พลังงานต่ำ และความหนาแน่นสูง อย่างไรก็ตาม TSV ยังเพิ่มความยากในการผลิตและการบรรจุอย่างมาก ซึ่งต้องใช้ความสามารถด้านการกัด การเติม การทำให้บาง การเชื่อมต่อ และการตรวจสอบที่แม่นยำยิ่งขึ้น เมื่อประเมินกำลังการผลิต HBM คุณต้องให้ความสนใจกับอัตราผลผลิต TSV ความสูงของสแตก การจัดการความร้อน และความสามารถของอุปกรณ์บรรจุ

ทำไม CoWoS จึงเป็นแพลตฟอร์มเชื่อมต่อสำคัญระหว่างชิป AI และ HBM?

CoWoS วาง GPU, AI ASIC, ชิปเล็ต และสแตก HBM หลายตัวไว้ภายในแพ็กเกจขนาดใหญ่หนึ่งอัน และเชื่อมต่อกันผ่านซิลิกอนอินเตอร์โพสเซอร์หรืออินเตอร์โพสเซอร์แบบ RDL HBM ให้หน่วยความจำแบบแบนด์วิดท์สูง แต่ AI ชิปจะสามารถเข้าถึงแบนด์วิดท์นั้นได้อย่างมีประสิทธิภาพก็ต่อเมื่อผ่านแพลตฟอร์มการแพ็กเกจแบบ 2.5D เช่น CoWoS เท่านั้น

CoWoS ย่อมาจาก Chip on Wafer on Substrate พูดง่าย ๆ ก็คือ ชิปตรรกะและ HBM จะถูกเชื่อมต่อเข้ากับอินเตอร์โพสเซอร์ก่อนผ่านการรวมระดับเวเฟอร์ จากนั้นจึงติดตั้งลงบนซับสเตรตแพ็กเกจที่อยู่ด้านล่าง อินเตอร์โพสเซอร์ให้เส้นทางการเชื่อมต่อที่มีความหนาแน่นสูง ระยะทางสั้น และความหน่วงต่ำ ทำให้ GPU หรือ ASIC สามารถเข้าถึงสแตก HBM หลายตัวพร้อมกันได้ หากปราศจากแพลตฟอร์มการเชื่อมต่อความหนาแน่นสูงนี้ แบนด์วิดท์ของ HBM ก็จะยากที่จะถูกแปลงเป็นประสิทธิภาพที่ใช้งานได้จริงของตัวเร่ง AI

ตัวเร่ง AI ต้องพึ่งพาอินเตอร์โพเซอร์ขนาดใหญ่ขึ้นเรื่อย ๆ เนื่องจากชิปลอจิกมีขนาดใหญ่ขึ้น จำนวนสแตก HBM เพิ่มมากขึ้น และการจับคู่ชิปเล็ตมีความซับซ้อนมากขึ้น TSMC ระบุในการอัปเดตเทคโนโลยีประจำปี 2025 ว่าบริษัทวางแผนที่จะผลิต CoWoS ขนาดเรติเคิล 9.5 ในเชิงการค้าเป็นจำนวนมากในปี 2027 โดยรองรับการรวมสแตก HBM 12 ตัวหรือมากกว่า ซึ่งหมายความว่าการแพ็กเกจชิป AI กำลังเปลี่ยนจาก "ชิปเดียว + สแตก HBM จำนวนไม่มาก" ไปสู่ "ชิปเล็ตหลายตัว + สแตก HBM หลายตัว + แพ็กเกจขนาดใหญ่พิเศษ"

แพลตฟอร์ม CoWoS ของ TSMC ประกอบด้วย CoWoS-S, CoWoS-R และ CoWoS-L CoWoS-S อ้างอิงจากซิลิกอนอินเตอร์โพเซอร์และมีความหนาแน่นของการเชื่อมต่อสูง ทำให้นิยมใช้ในงาน AI และ HPC สมรรถนะสูง CoWoS-R ใช้อินเตอร์โพเซอร์แบบ RDL และเน้นความยืดหยุ่นในการออกแบบที่มากขึ้น ส่วน CoWoS-L ผสมผสาน RDL เข้ากับการเชื่อมต่อซิลิกอนแบบโลคัล จึงเหมาะกว่าสำหรับการออกแบบแพ็กเกจขนาดใหญ่ที่ซับซ้อนมากขึ้น ความต้องการ CoWoS-L ในชิป AI อย่าง Nvidia Blackwell ยังแสดงให้เห็นว่าการทำแพ็กเกจสำหรับ AI กำลังเปลี่ยนจากโซลูชันเดียวไปสู่หลายแพลตฟอร์มที่ดำเนินไปพร้อมกัน

CoWoS อาจกลายเป็นคอขวดได้ง่าย เนื่องจากต้องอาศัยกระบวนการผลิตเวเฟอร์ขั้นสูง ซับสเตรตสำหรับบรรจุภัณฑ์ อินเทอร์โพสเซอร์ การจัดหา HBM การจัดการความร้อน และการประกอบที่มีอัตราผลผลิตสูงทำงานร่วมกัน TrendForce คาดการณ์ว่า ภาวะขาดแคลนการบรรจุแบบ 2.5D อย่างรุนแรง จะคลี่คลายเพียงเล็กน้อยภายในปี 2027 และระบุว่า TSMC วางแผนที่จะขยายกำลังการผลิต CoWoS เพิ่มขึ้นมากกว่า 60% ภายในปี 2027 ซึ่งสะท้อนให้เห็นว่าการส่งมอบชิป AI ไม่ได้ขึ้นอยู่กับดาย GPU เพียงอย่างเดียว แต่ยังขึ้นอยู่กับว่าแพลตฟอร์มการบรรจุจะสามารถขยายตัวได้ตามกำหนดเวลาหรือไม่

สรุป: HBM ให้แบนด์วิดท์สูง แต่ CoWoS เป็นตัวกำหนดว่าชิป AI จะสามารถใช้แบนด์วิดท์นั้นได้อย่างมีประสิทธิภาพหรือไม่ หากไม่มี CoWoS หรือเทคโนโลยีบรรจุภัณฑ์ 2.5D ที่คล้ายคลึงกัน การเชื่อมต่อระหว่าง GPU กับ HBM ก็จะยังคงถูกจำกัดด้วยความหนาแน่นของการเชื่อมต่อ ระยะทาง การใช้พลังงาน และขนาดของแพ็กเกจ เมื่อประเมินห่วงโซ่อุปทานของชิป AI CoWoS ไม่ใช่บทบาทสนับสนุนด้านปลายทาง แต่เป็นแพลตฟอร์มหลักที่เชื่อมโยงชิปลอจิกขั้นสูง HBM และประสิทธิภาพของระบบเข้าด้วยกัน ความสามารถในการบรรจุภัณฑ์ที่ไม่เพียงพอสามารถจำกัดการส่งมอบชิป AI ของ Nvidia, AMD, ผู้ผลิต ASIC สำหรับคลาวด์ และอื่น ๆ ได้โดยตรง

เหตุใดอุปกรณ์บรรจุภัณฑ์ขั้นสูงจึงกลายเป็นคอขวดในห่วงโซ่อุปทาน HBM ได้?

คอขวดของอุปทาน HBM ไม่ได้จำกัดอยู่เพียงเวเฟอร์ DRAM เท่านั้น แต่ยังเกี่ยวข้องกับ TSV, การซ้อนทับ (stacking), การเชื่อมต่อ (bonding), การตรวจสอบ, ซับสเตรต และกำลังการผลิต CoWoS อีกด้วย อุปกรณ์บรรจุชิปขั้นสูงเป็นตัวกำหนดว่า HBM สามารถผลิตได้ในปริมาณมากด้วยอัตราผลผลิต (yield) และความเร็วที่เพียงพอหรือไม่ ซึ่งรวมถึงอุปกรณ์เชื่อมต่อด้วยความร้อนแรงดัน (thermo-compression bonding), การเชื่อมต่อแบบไฮบริด (hybrid bonding), การเชื่อมต่อชั่วคราว (temporary bonding), การบางเวเฟอร์, อุปกรณ์ตรวจสอบและวัด รวมถึงอุปกรณ์สำหรับวัสดุบรรจุชิป การขาดแคลนอุปกรณ์หรืออัตราผลผลิตที่ไม่เสถียรสามารถจำกัดการส่งมอบชิป AI ได้โดยตรง

การเชื่อมประสานด้วยความร้อนและแรงอัด (TCB thermo-compression bonding) เป็นหนึ่งในกระบวนการสำคัญในการบรรจุ HBM และ 2.5D/3D Thermo-Compression Bonding ใช้อุณหภูมิ แรงกด และการจัดตำแหน่งความแม่นยำสูงในการเชื่อมต่อ die เข้ากับ wafer, die เข้ากับ substrate หรือชั้นชิปหลายชั้น ASMPT’s FIREBIRD TCB มุ่งเป้าไปที่การรวมระบบแบบ heterogeneous ทั้งแบบ 2D, 2.5D และ 3D ด้วยความแม่นยำในการวางตำแหน่ง ±2.0 μm และรอบการประมวลผลน้อยกว่าสองวินาที จึงเหมาะสำหรับการใช้งาน high-performance computing และ AI

เมื่อความสูงของสแตก HBM เพิ่มขึ้น กระบวนการแบบใช้ฟลักซ์แบบดั้งเดิมอาจสร้างความท้าทายด้านการปนเปื้อน การทำความสะอาด และอัตราผลผลิต ASMPT ยังระบุเพิ่มเติมในการแนะนำ AOR TCB ว่าการเชื่อมด้วยความร้อนแบบไร้ฟลักซ์สามารถลดความเสี่ยงจากการปนเปื้อน ปรับปรุงความสม่ำเสมอของการเชื่อม และเร่งระยะเวลาไปสู่อัตราผลผลิตที่ดี สำหรับ HBM อัตราผลผลิตไม่ใช่เรื่องเล็ก เพราะข้อบกพร่องในชั้นใดก็ตามของสแตกสามารถส่งผลกระทบต่อต้นทุนของผลิตภัณฑ์ทั้งหมดได้

Hybrid bonding ถูกมองว่าเป็นทิศทางของเทคโนโลยีรุ่นต่อไป Hybrid bonding เชื่อมทองแดงกับทองแดงและออกไซด์กับออกไซด์โดยตรง ช่วยเพิ่มความหนาแน่นของการเชื่อมต่อระหว่างกันและลดระยะห่างของขั้วต่อ (pitch) แพลตฟอร์ม Hybrid Bonding ของ Besi เน้นเรื่องความสะอาด การจัดตำแหน่งด้วยระบบ optics และการเชื่อมต่อความหนาแน่นสูง โดยมุ่งเป้าหมายหลักไปที่การรวมระบบแบบ 3D และการบรรจุชิปขั้นสูง (advanced packaging) Yole Group คาดการณ์ว่า TCB และ hybrid bonding จะเป็นตัขับเคลื่อนการเติบโตของตลาดอุปกรณ์ back-end โดยตลาดอุปกรณ์ TCB จะมีมูลค่าถึง 936 ล้านดอลลาร์สหรัฐ และตลาดอุปกรณ์ hybrid bonding จะมีมูลค่าถึง 397 ล้านดอลลาร์สหรัฐ ภายในปี 2030

การตรวจสอบ การวัด และวัสดุอุปกรณ์ล้วนมีความสำคัญเท่าเทียมกัน TSVs, micro-bumps, RDL, underfill, mold และ warpage ต่างต้องการการตรวจสอบอย่างเข้มงวด Applied Materials ระบุว่าการประมวลผล AI ถูกจำกัดด้วยกำแพงหน่วยความจำ (memory wall) และ HBM และการซ้อนแบบ 3D นำมาซึ่งความซับซ้อนของกระบวนการผลิตขั้นใหม่ จึงต้องใช้ระบบสำหรับ DRAM และการบรรจุขั้นสูงแบบใหม่เพื่อปรับปรุงอัตราผลผลิตและประสิทธิภาพการผลิต การบรรจุขั้นสูงไม่สามารถแก้ไขได้ด้วยเครื่องเชื่อมเครื่องเดียว แต่ต้องอาศัยการประสานงานตลอดทั้งห่วงโซ่อุปกรณ์และวัสดุ

สรุป: คอขวดในห่วงโซ่อุปทาน HBM ไม่สามารถแก้ไขได้เพียงแค่ให้ผู้ผลิตหน่วยความจำเพิ่มการผลิตเวเฟอร์ ยิ่ง HBM มีจำนวนเลเยอร์มากขึ้น ความกว้าง I/O มากขึ้น และขนาดแพ็กเกจใหญ่ขึ้นเท่าไร ก็ยิ่งต้องพึ่งพาเทคโนโลยีเชื่อมต่อด้วยความร้อนแรงดัน (thermo-compression bonding), การเชื่อมต่อแบบไฮบริด (hybrid bonding), กระบวนการ TSV, การตรวจสอบและวัดค่า รวมถึงวัสดุบรรจุภัณฑ์มากขึ้นเท่านั้น อุปกรณ์บรรจุภัณฑ์ขั้นสูงเป็นตัวกำหนดความเร็วในการผลิตจริง อัตราผลผลิตที่ดี (yield) และต้นทุนของ HBM ถือเป็นส่วนหนึ่งที่มักถูกมองข้ามแต่มีความสำคัญอย่างยิ่งในห่วงโซ่อุปทานชิป AI เมื่อติดตามการขยายกำลังการผลิต HBM คุณควรจับตาดูคำสั่งซื้ออุปกรณ์ ระยะเวลารอคอย ความคืบหน้าในการติดตั้งเครื่องจักร การตรวจสอบรับรองจากลูกค้า และการเพิ่มขึ้นของอัตราผลผลิตด้วย

บริษัทและกลุ่มธุรกิจใดในห่วงโซ่อุปทาน HBM ที่ควรให้ความสนใจ?

ห่วงโซ่อุปทาน HBM สามารถแบ่งออกเป็นห้ากลุ่ม ได้แก่ ผู้ผลิตหน่วยความจำ แท่นผลิตเวเฟอร์และแพลตฟอร์มบรรจุภัณฑ์ขั้นสูง อุปกรณ์บรรจุภัณฑ์ วัสดุและซับสเตรต และลูกค้าชิป AI นักลงทุนไม่ควรมองเพียงปริมาณการส่งมอบ HBM เท่านั้น แต่ยังต้องเข้าใจด้วยว่าใครครอบครองเทคโนโลยีการซ้อนทับ ใครมีกำลังการผลิต CoWoS ใครเป็นผู้จัดหาอุปกรณ์สำคัญ และใครสามารถเข้าสู่ห่วงโซ่อุปทานของ Nvidia, AMD และลูกค้า ASIC ระบบคลาวด์ได้

ผู้ผลิตหน่วยความจำคือชั้นแรก การแข่งขันระหว่าง SK hynix, Samsung และ Micron ไม่ได้เป็นเพียงเรื่องความสามารถในการผลิตเวเฟอร์ DRAM เท่านั้น แต่ยังรวมถึงการซ้อนชิป HBM3E, HBM4 และ HBM4E อัตราผลผลิต การจัดการความร้อน และการรับรองจากลูกค้า SK hynix เน้นเทคโนโลยี Advanced MR-MUF และ I/O 2048 ขา Micron เน้นบัสแบบ 2048 ขา ความเร็วเกิน 11Gbps และมากกว่า 2.8TB/s ต่อสแตก Samsung เน้นแบนด์วิดท์สูงสุดถึง 3300GB/s TSV I/O แรงดันต่ำ และการปรับปรุง PDN รายละเอียดเหล่านี้แสดงให้เห็นว่าการแข่งขันด้าน HBM ได้เข้าสู่ขั้นตอนของ “สเปก + การบรรจุ + การยอมรับจากลูกค้า”

แพลตฟอร์มกับชิปเวเฟอร์และการบรรจุชิป (Wafer foundry and packaging) เป็นชั้นที่สอง กำลังการผลิต CoWoS ของ TSMC ส่งผลต่อกำหนดการส่งมอบของ Nvidia, AMD, Broadcom และ ASIC ที่พัฒนาขึ้นเองโดยผู้ให้บริการคลาวด์ Samsung Foundry, Intel Foundry และระบบนิเวศ OSAT ก็ลงทุนในการบรรจุชิปขั้นสูงเช่นกัน แต่ในตลาดตัวเร่ง AI ระดับไฮเอนด์ CoWoS ยังคงเป็นหนึ่งในแพลตฟอร์มหลัก สำหรับนักลงทุน การขยายกำลังการผลิต CoWoS, พื้นที่อินเทอร์โพเซอร์ (interposer), อุปทานซับสเตรต และอัตราผลผลิตการบรรจุชิป ถือเป็นตัวชี้วัดสำคัญในการติดตามคอขวดของห่วงโซ่อุปทานชิป AI

อุปกรณ์และวัสดุสำหรับบรรจุภัณฑ์ (packaging) เป็นชั้นที่สาม บริษัทต่าง ๆ เช่น ASMPT, Besi, Applied Materials, KLA, Onto, DISCO และ TEL ไม่ได้ขาย HBM โดยตรง แต่อุปกรณ์สำหรับการเชื่อมต่อ (bonding), การตรวจสอบ, การบางแผ่น (thinning), การวัด (metrology) และการจัดการวัสดุของพวกเขาส่งผลต่ออัตราผลผลิต (yield) ของการซ้อนชิป HBM และ CoWoS Reuters รายงานว่าคำสั่งซื้อไตรมาสแรกของ Besi เพิ่มขึ้น 104.5% โดยได้รับแรงหนุนจากการนำเทคโนโลยี hybrid bonding มาใช้ คำสั่งซื้ออุปกรณ์มักนำหน้าการปล่อยกำลังการผลิตด้านบรรจุภัณฑ์ จึงควรค่าแก่การติดตามเช่นกัน

หากคุณติดตามหุ้นที่เกี่ยวข้อง คุณควรแยกแนวทางเทคโนโลยีออกจากต้นทุนการซื้อขาย หุ้นกลุ่ม HBM, CoWoS และอุปกรณ์การบรรจุขั้นสูงอาจผันผวนอย่างรวดเร็วเนื่องจากความคาดหวังด้าน AI ก่อนทำการซื้อขาย คุณจำเป็นต้องศึกษารายงานผลประกอบการ คำสั่งซื้อ และการประเมินมูลค่า ในขณะเดียวกันก็ต้องเข้าใจโครงสร้างค่าธรรมเนียมที่แท้จริงด้วย Biya รองรับการซื้อขายหุ้นสหรัฐฯ หุ้นฮ่องกง และสินทรัพย์หลากหลายประเภทอื่น ๆ ค่าธรรมเนียมการซื้อขายหุ้นสหรัฐฯ ของ Biya คือ 0 ดอลลาร์สหรัฐ ส่วนค่าธรรมเนียมแพลตฟอร์ม ค่าธรรมเนียมสถาบันภายนอก และค่าธรรมเนียมอื่น ๆ ขึ้นอยู่กับศูนย์ค่าธรรมเนียมและหน้าคำสั่งซื้อ ความพร้อมใช้งานของบริการขึ้นอยู่กับที่ตั้งของผู้ใช้ ผลการยืนยันตัวตน กฎของแพลตฟอร์ม ตลอดจนกฎหมายและข้อบังคับที่เกี่ยวข้อง

สรุป: ห่วงโซ่อุปทาน HBM ไม่ใช่เรื่องราวของ "หุ้นหน่วยความจำ" เพียงอย่างเดียว แต่ถูกกำหนดโดยซัพพลายเออร์หน่วยความจำ, โรงงานฟาวน์ดรีเวเฟอร์, CoWoS, อุปกรณ์บรรจุภัณฑ์ (packaging equipment), วัสดุ และลูกค้าชิป AI ร่วมกัน เมื่อประเมินหุ้นที่เกี่ยวข้อง คุณควรแยกแยะระหว่างคำสั่งซื้อระยะสั้น กำลังการผลิตระยะยาว การรับรองจากลูกค้า และคอขวดด้านอุปกรณ์ ในขณะที่ HBM พัฒนาไปสู่ HBM4, HBM4E และ HBM5 ความสำคัญของอุปกรณ์บรรจุภัณฑ์และกำลังการผลิต CoWoS จะเพิ่มขึ้น บริษัทที่มีกำแพงกีดกันที่แท้จริงมักเป็นบริษัทที่สามารถรักษาอัตราผลผลิต การส่งมอบ และการรับรองจากลูกค้าไว้ได้หลังจากการอัปเกรดสเปคแต่ละครั้ง

นักลงทุนควรเฝ้าระวังความเสี่ยงใดบ้างในห่วงโซ่อุปทาน HBM และการบรรจุภัณฑ์ขั้นสูง?

HBM และการบรรจุขั้นสูง (advanced packaging) เป็นทิศทางสำคัญในโครงสร้างพื้นฐานของ AI แต่ไม่ได้หมายความว่าทุกบริษัทที่เกี่ยวข้องจะได้รับประโยชน์ต่อเนื่อง ความเสี่ยงหลัก ได้แก่ ความตึงเครียดด้านอุปสงค์-อุปทานที่ผ่อนคลายลงหลังการขยายกำลังการผลิต CoWoS อัตราผลผลิต (yield) ของ HBM ที่ต่ำกว่าคาด การรับรองจากลูกค้าที่ล่าช้า ความผันผวนของคำสั่งซื้ออุปกรณ์ ความต้องการชิป AI ที่ช้าลง ข้อจำกัดด้านภูมิรัฐศาสตร์และการส่งออก และการประเมินมูลค่าที่สะท้อนความมองโลกเร็วเกินไป

ความเสี่ยงประเภทแรกคือการขยายกำลังการผลิตที่ช่วยบรรเทาปัญหาคอขวด ทั้ง TSMC, OSATs, ผู้ผลิตหน่วยความจำ และผู้ขายอุปกรณ์ต่างกำลังขยายกำลังการผลิต ภาวะขาดแคลนของ CoWoS, การซ้อนชิป HBM และอุปกรณ์บรรจุชิป อาจไม่คงอยู่ตลอดไป ทัศนะของ TrendForce เกี่ยวกับการบรรจุชิปแบบ 2.5D ยังชี้ให้เห็นว่าภาวะขาดแคลนอาจเริ่มคลี่คลายในปี 2027 หากอุปทานขยายตัวเร็วกว่าความต้องการชิป AI ที่แท้จริง อำนาจตั้งราคาและความสามารถในการทำกำไรอาจเปลี่ยนจาก “ภาวะขาดแคลนรุนแรง” กลับสู่ “ความตึงตัวเชิงโครงสร้าง”

ความเสี่ยงประเภทที่สองคือคุณสมบัติของลูกค้าและอัตราผลผลิต การผลิตตัวอย่าง HBM เพียงอย่างเดียวไม่เพียงพอ ผลิตภัณฑ์ต้องผ่านการทดสอบความถูกต้องในระยะยาวจากลูกค้าอย่าง Nvidia, AMD และ ASIC ซึ่ง HBM4 ที่มี I/O จำนวน 2048 ตัว ความสูงการซ้อนที่มากขึ้น ชิปฐานที่ซับซ้อนยิ่งขึ้น และพื้นที่บรรจุภัณฑ์ที่ใหญ่ขึ้น ล้วนอาจยืดเวลาการเพิ่มกำลังการผลิตออกไป คำสั่งซื้อของบริษัทอุปกรณ์อาจสะท้อนความแข็งแกร่งของอุตสาหกรรมก่อน แต่รายได้และกำไรจริงยังคงขึ้นอยู่กับการส่งมอบ การตรวจรับ และแผนการขยายตัวของลูกค้า

ความเสี่ยงประเภทที่สามคือการประเมินมูลค่าและพฤติกรรมการซื้อขาย หุ้นที่เกี่ยวข้องกับ HBM, CoWoS และอุปกรณ์บรรจุภัณฑ์ (packaging) อาจมีราคาที่สะท้อนความคาดหวังเชิงบวกเกี่ยวกับ AI ไว้แล้ว หากการเติบโตของคำสั่งซื้อชะลอตัว อัตรากำไรขั้นต้นไม่เป็นไปตามคาด หรือลูกค้าเปลี่ยนไปใช้ผู้จำหน่ายหลายราย ความผันผวนของราคาหุ้นอาจสูงขึ้น สำหรับนักลงทุนทั่วไป การเลือกถูกทิศทางเทคโนโลยีไม่ได้หมายความว่าราคาที่เข้าซื้อจะสมเหตุสมผลโดยอัตโนมัติ

หากภูมิภาคของคุณตรงตามเงื่อนไขการให้บริการที่เกี่ยวข้อง คุณสามารถตรวจสอบเพิ่มเติมได้ที่ ค่าธรรมเนียมการซื้อขายหุ้นสหรัฐฯ ของ Biya เพื่อทำความเข้าใจความแตกต่างระหว่างค่าคอมมิชชัน ค่าธรรมเนียมแพลตฟอร์ม ค่าธรรมเนียมจากสถาบันภายนอก และค่าธรรมเนียมที่แสดงบนหน้าคำสั่งซื้อ หุ้นเซมิคอนดักเตอร์ยอดนิยมอาจผันผวนอย่างมากเมื่อความคาดหวังด้าน AI เปลี่ยนแปลง ก่อนทำการซื้อขาย คุณควรทำความเข้าใจประเภทคำสั่งซื้อ โครงสร้างค่าธรรมเนียม และความเสี่ยงอย่างครบถ้วน

สรุป: ทิศทางระยะยาวของ HBM และการบรรจุขั้นสูง (Advanced Packaging) ชัดเจน แต่การลงทุนระยะสั้นยังคงขึ้นอยู่กับราคา อัตราผลผลิต กำลังการผลิต การรับรองจากลูกค้า และมูลค่าหุ้น คอขวดของการบรรจุขั้นสูงสามารถสร้างแรงส่งที่แข็งแกร่งให้กับอุตสาหกรรมได้ แต่ก็อาจคลายตัวลงเมื่อกำลังการผลิตขยายตัวเช่นกัน คุณไม่ควรใช้ "ดีมานด์ AI ที่แข็งแกร่ง" เพียงอย่างเดียวในการประเมินหุ้นในห่วงโซ่อุปทาน HBM ทุกตัว คุณจำเป็นต้องแยกแยะระหว่างผู้ผลิตหน่วยความจำ, CoWoS, เครื่องจักร วัสดุ และโครงสร้างลูกค้า บริษัทที่มีกำแพงทางเทคนิค การรับรองจากลูกค้า ความสามารถในการขยายกำลังการผลิต และมูลค่าหุ้นที่สมเหตุสมผล ถือเป็นตัวที่เหมาะสมกว่าสำหรับการติดตามอย่างต่อเนื่อง

การทำความเข้าใจห่วงโซ่อุปทานของ HBM และการบรรจุภัณฑ์ขั้นสูง (advanced packaging) สามารถช่วยให้คุณติดตามการเปลี่ยนแปลงในอุตสาหกรรมสารกึ่งตัวนำ AI และหุ้นที่เกี่ยวข้องได้ หากคุณติดตามบริษัทอย่าง SK hynix, Micron, Samsung, TSMC, ASMPT, Besi, Applied Materials และ KLA ในห่วงโซ่อุปทานด้านการบรรจุภัณฑ์ขั้นสูงและหน่วยความจำ คุณจำเป็นต้องศึกษาแผนที่การพัฒนาเทคโนโลยี การรับรองจากลูกค้า และการขยายกำลังการผลิต ในขณะเดียวกันก็ต้องใส่ใจค่าธรรมเนียมการซื้อขายและค่าธรรมเนียมคำสั่งซื้อด้วย Biya เป็นกระเป๋าเงินสำหรับซื้อขายสินทรัพย์หลายประเภทระดับโลกที่รองรับการซื้อขายหุ้นสหรัฐฯ หุ้นฮ่องกง และคริปโต ขึ้นอยู่กับสถานที่ตั้งของคุณ ผลการยืนยันตัวตน และกฎของแพลตฟอร์ม คุณอาจเลือกศึกษาข้อมูลเพิ่มเติมผ่าน การลงทะเบียนบัญชี หรือ การดาวน์โหลดแอปข้างต้นเป็นเพียงการแนะนำข้อมูลตลาดสาธารณะ แผนที่นำทางเทคโนโลยี และโครงสร้างค่าธรรมเนียมเท่านั้น ไม่ถือเป็นคำแนะนำการลงทุน

คำถามที่พบบ่อย

ทำไม HBM จึงต้องใช้เทคโนโลยี TSV?

HBM จำเป็นต้องใช้ TSV เนื่องจากชิป DRAM หลายตัวต้องมีช่องทางแนวตั้งสำหรับส่งข้อมูล พลังงาน และสัญญาณควบคุม TSV ช่วยลดระยะทางของสัญญาณและปรับปรุงแบนด์วิดท์และความหนาแน่น แต่ก็เพิ่มความยากลำบากในการแกะสลัก การเติมเต็ม การทำให้บางลง การเชื่อมต่อ และการควบคุมอัตราผลผลิต

ความสัมพันธ์ระหว่าง CoWoS และ HBM คืออะไร?

CoWoS เป็นแพลตฟอร์มบรรจุภัณฑ์ขั้นสูงที่เชื่อมต่อชิป AI และ HBM เข้าด้วยกัน HBM ให้หน่วยความจำแบนด์วิดท์สูง ในขณะที่ CoWoS วาง GPU, ASIC และกองชิป HBM หลายตัวไว้ในแพ็กเกจเดียวกันและเชื่อมต่อกันด้วยความเร็วสูง เมื่อรวมกันแล้ว ทั้งสองจะเป็นตัวกำหนดแบนด์วิดท์ การใช้พลังงาน และประสิทธิภาพการบรรจุของตัวเร่ง AI

ทำไม HBM4 จึงต้องการบรรจุภัณฑ์ที่ล้ำสมัยกว่าเดิม?

HBM4 ต้องการบรรจุภัณฑ์ขั้นสูงที่มากขึ้น เนื่องจากจำนวน I/O แบนด์วิดท์ ความสูงของสแตก และความหนาแน่นของพลังงาน ต่างเพิ่มขึ้นทั้งหมด จึงต้องใช้ความสามารถด้าน TSV ที่แม่นยำยิ่งขึ้น การเชื่อมประสาน การจัดการความร้อน การตรวจสอบ และการบูรณาการ CoWoS โดยอัตราผลผลิตของบรรจุภัณฑ์ (Packaging Yield) ส่งผลโดยตรงต่อความเร็วและต้นทุนของการผลิตจำนวนมาก

หุ้นอุปกรณ์บรรจุภัณฑ์ขั้นสูงจะได้ประโยชน์จากการขยายตัวของ HBM ได้อย่างไร?

หุ้นอุปกรณ์บรรจุภัณฑ์ขั้นสูงอาจได้ประโยชน์จากดีมานด์ที่สูงขึ้นสำหรับ TCB, hybrid bonding, การประมวลผล TSV, อุปกรณ์ตรวจสอบและวัด รวมถึงอุปกรณ์วัสดุ ซึ่งขับเคลื่อนโดยการขยายตัวของ HBM อย่างไรก็ตาม ประโยชน์ที่แท้จริงยังคงขึ้นอยู่กับการแปลงคำสั่งซื้อเป็นผลประกอบการ ความเข้มข้นของลูกค้า วงจรการส่งมอบ ความคืบหน้าของการตรวจรับ และระดับการประเมินมูลค่า

CoWoS เป็นคอขวดเพียงจุดเดียวในห่วงโซ่อุปทาน HBM หรือไม่?

CoWoS ไม่ใช่คอขวดเพียงจุดเดียวในห่วงโซ่อุปทาน HBM แม้จะเป็นส่วนสำคัญ แต่เวเฟอร์ DRAM, TSV, การซ้อนชิป, การเชื่อมต่อ, ซับสเตรต, การตรวจสอบ, การจัดการความร้อน และการรับรองจากลูกค้า ล้วนส่งผลต่อการส่งมอบด้วยเช่นกัน หากลิงก์ใดลิงก์หนึ่งในนี้ติดขัด การจัดส่งชิป AI ก็จะล่าช้าลงได้

นักลงทุนทั่วไปจะติดตามวงจรการบรรจุชั้นสูงของ HBM ได้อย่างไร?

นักลงทุนทั่วไปสามารถติดตามการจัดส่ง HBM3E/HBM4, กำลังการผลิต CoWoS, คำสั่งซื้ออุปกรณ์บรรจุชิป, การรับรองจากลูกค้า, ความต้องการชิป AI และการเปลี่ยนแปลงของอัตรากำไรขั้นต้นของบริษัท การใช้ข่าวเพียงชิ้นเดียวไม่เพียงพอที่จะตัดสินวงจรได้ ควรวิเคราะห์ร่วมกับรายงานทางการเงิน ข้อมูลอุตสาหกรรม และความเสี่ยงด้านการเทรดควบคู่กันไป