Tại sao Bao gói nâng cao lại quan trọng: Hiểu về điểm nghẽn năng suất chip AI thông qua CoWoS

Bao bì tiên tiến trở nên quan trọng vì cuộc cạnh tranh về chip AI không còn chỉ xoay quanh các tiến trình sản xuất tiên tiến. Nó còn liên quan đến việc liệu GPU, HBM, chiplet, đế đóng gói, truyền dẫn điện năng, thiết kế tản nhiệt và kiểm thử có thể được tích hợp với năng suất cao hay không. Bạn có thể xem CoWoS như một cửa sổ nhìn vào điểm nghẽn công suất của chip AI: ngay cả khi một GPU cao cấp đã hoàn tất quá trình sản xuất wafer, nó vẫn không thể thực sự được giao đến các nhà cung cấp dịch vụ đám mây và khách hàng máy chủ AI trừ khi nó có thể được kết nối với HBM thông qua bao bì tiên tiến với các liên kết tốc độ cao.

Những Điểm Chính

• Bao bì tiên tiến cho phép GPU, HBM và chiplet hoạt động cùng nhau với tốc độ cao bên trong gói chip.
• CoWoS không đơn thuần là một lớp vỏ bên ngoài, mà là một nền tảng kết nối ở cấp hệ thống cho các GPU AI cao cấp.
• Nút thắt của chip AI được quyết định chung bởi wafer, HBM, CoWoS, substrate và kiểm thử.
• Blackwell làm tăng nhu cầu đối với CoWoS-L, tiếp tục đẩy cao mức tiêu thụ tài nguyên bao bì tiên tiến.
• Việc mở rộng của TSMC có thể làm dịu các nút thắt, nhưng quá trình nâng cao năng suất và chứng thực từ khách hàng vẫn cần thời gian.
• Để phân tích chuỗi cung ứng chip AI, bạn cần theo dõi cả tổng công suất và sự phù hợp của cơ cấu sản phẩm.

Tại Sao Bao Bì Tiên Tiến Đã Trở Thành Nút Thắt Cốt Lõi Của Chip AI

Bao bì tiên tiến đã trở nên quan trọng bởi vì hiệu suất của chip AI không còn chỉ được quyết định bởi một die tính toán duy nhất. Nó được quyết định chung bởi tính toán, bộ nhớ, kết nối, truyền dẫn điện năng, quản lý nhiệt và kiểm thử. Ngay cả khi một GPU cao cấp đã hoàn thành quá trình chế tạo wafer ở công nghệ node tiên tiến, nó cũng không thể trở thành một sản phẩm có thể bàn giao trừ khi nó có thể được tích hợp mật độ cao với HBM, substrate và các cấu trúc hệ thống. Đối với chip AI, bao bì không còn chỉ đơn giản là "bảo vệ chip"; nó là một bước sản xuất cốt lõi ảnh hưởng đến cả giới hạn hiệu suất lẫn tốc độ giao hàng.

Trong quá khứ, ngành công nghiệp bán dẫn thường tập trung vào các thế giới công nghệ (process node). Node càng tiên tiến—7nm, 5nm, 3nm—thì mật độ transistor và hiệu suất năng lượng càng cao. Logic đó vẫn còn quan trọng, nhưng nó không còn đủ để giải thích mọi điểm nghẽn của chip AI. Việc huấn luyện và suy luận các mô hình lớn đòi hỏi khả năng tính toán song song khổng lồ, nhưng đồng thời cũng đòi hỏi băng thông bộ nhớ cao hơn, đường truyền dữ liệu ngắn hơn và khả năng kết nối hệ thống ổn định hơn. Nếu dữ liệu không thể được truyền đến các đơn vị tính toán một cách nhanh chóng, thì dù chip có mạnh mẽ đến đâu, hiệu năng vẫn sẽ bị lãng phí.

Đây chính là nơi đóng gói tiên tiến trở nên quan trọng. Thông qua chiplet, đóng gói 2.5D, tích hợp dị chủng và các phương pháp tương tự, công nghệ đóng gói tiên tiến đặt nhiều die tính toán, HBM và các mô-đun chức năng khác vào một cấu trúc chặt chẽ hơn. 3DFabric của TSMC là một danh mục công nghệ cho tích hợp 2.5D và 3D, trong đó CoWoS là một trong những tuyến đóng gói quan trọng nhất cho điện toán hiệu năng cao.

Các khối lượng công việc AI làm gia tăng đặc biệt áp lực lên công nghệ đóng gói chip. Việc huấn luyện mô hình lớn liên tục đọc tham số, trao đổi gradient và truyền kết quả trung gian. Suy luận cũng phải xử lý KV cache, các yêu cầu theo lô và truy cập dữ liệu có độ đồng thời cao. Tất cả các khối lượng công việc này đều chỉ ra một vấn đề: chi phí di chuyển dữ liệu đang ngày càng tăng. Tốc độ tính toán bên trong chip đã cải thiện nhanh chóng, nhưng nếu bộ nhớ, kết nối liên kết và công nghệ đóng gói không theo kịp, hiệu suất hệ thống sẽ giảm xuống.

Đây là lý do thị trường ngày càng coi đóng gói tiên tiến gần như quan trọng không kém các node công nghệ tiên tiến. Đối với NVIDIA, AMD, các nhà cung cấp ASIC và các nhà cung cấp đám mây, node công nghệ tiên tiến quyết định việc các chip tính toán (compute dies) có thể được sản xuất hay không. Đóng gói tiên tiến quyết định việc những chip đó có thể được kết hợp với HBM, các kết nối nội bộ (interconnects) và cấu trúc hệ thống thành các sản phẩm khả dụng hay không. Đối với TSMC, đóng gói tiên tiến đã phát triển từ một năng lực hậu kỳ thành một đòn bẩy then chốt cho việc giữ chân khách hàng, giao hàng và chi tiêu vốn.

Tóm tắt: Công nghệ đóng gói nâng cao đã chuyển từ một “quy trình hậu kỳ” thành nút thắt cổ chai cốt lõi của chip AI, vì tính toán AI đã bước vào giai đoạn cạnh tranh ở cấp độ hệ thống. Tiến trình công nghệ (process node) vẫn quan trọng, nhưng hiệu suất thực tế và năng lực cung ứng của các GPU cao cấp còn phụ thuộc vào việc liệu HBM có thể được kết nối với tốc độ cao hay không, liệu nhiều chiplet có thể phối hợp hoạt động đáng tin cậy hay không, và liệu các gói chip cỡ lớn có thể kiểm soát thiết kế tản nhiệt, truyền dẫn điện năng, hiện tượng cong vênh và tỉ lệ sản phẩm đạt hay không. Khi phân tích chuỗi cung ứng chip AI, bạn không chỉ nên nhìn vào năng lực công nghệ tiền tiến của TSMC, mà còn phải xem xét liệu CoWoS, HBM, substrate, kiểm thử và việc cung cấp máy chủ AI có được đồng bộ với nhau hay không.

CoWoS Là Gì: Nền Tảng Kết Nối Tốc Độ Cao Từ GPU đến HBM

CoWoS là nền tảng đóng gói nâng cao 2.5D của TSMC dành cho điện toán hiệu năng cao. Nó được sử dụng để tích hợp GPU, HBM và các chiplet khác vào một cấu trúc kết nối mật độ cao. Mục đích cốt lõi của nó là cung cấp cho chip AI đủ băng thông bộ nhớ, tốc độ giao tiếp chip-to-chip và độ tin cậy hệ thống ở cấp độ package. Đối với GPU cao cấp, CoWoS không đơn thuần là lớp vỏ bên ngoài. Nó chính là nền tảng then chốt biến các die tính toán và HBM thành một bộ tăng tốc AI hoàn chỉnh.

CoWoS là viết tắt của Chip on Wafer on Substrate (Chip trên Wafer trên Chất nền). Nói một cách đơn giản, các chip trước tiên được đặt lên một cấu trúc kết nối ở cấp wafer, sau đó được kết nối với chất nền đóng gói. Lõi tính toán GPU đảm nhận việc tính toán, cụm HBM cung cấp nguồn dữ liệu băng thông cao, interposer hoặc RDL cung cấp số lượng lớn các kênh kết nối trên khoảng cách cực ngắn, và chất nền đóng gói nâng đỡ toàn bộ cấu trúc đồng thời kết nối nó với bo mạch chủ của máy chủ.

Bạn có thể hình dung CoWoS như một khuôn viên chip tốc độ cao. GPU là trung tâm tính toán, HBM là kho hàng băng thông cao ngay cạnh đó, và lớp interposer cùng các lớp tái phân bố là các đường cao tốc của khuôn viên. Đường càng rộng và khoảng cách càng ngắn thì dữ liệu di chuyển càng nhanh và mức tiêu thụ điện năng càng thấp. Hiệu suất GPU AI không chỉ cải thiện vì “trung tâm tính toán” trở nên lớn hơn. Nó còn cải thiện vì “kho hàng” ở gần hơn và “đường xá” dày đặc và ổn định hơn.

CoWoS của TSMC không phải là một quy trình đơn lẻ, mà là một họ công nghệ. CoWoS-S sử dụng interposer silicon, mang lại mật độ kết nối cao và độ trưởng thành mạnh mẽ, phù hợp với HPC cao cấp và GPU AI. CoWoS-R sử dụng interposer RDL, mang lại tính linh hoạt cấu trúc lớn hơn và giúp giải quyết một số vấn đề về ứng suất và định tuyến. CoWoS-L kết hợp RDL với các kết nối silicon cục bộ, khiến nó phù hợp hơn với các chip AI lớn, nhiều die, băng thông cao.

TSMC tiết lộ rằng CoWoS-S có thể hỗ trợ interposer có kích thước lên tới khoảng 3,3 lần kích thước reticle, trong khi các thiết kế lớn hơn được khuyến nghị sử dụng CoWoS-L hoặc CoWoS-R. Điểm này rất quan trọng: khi chip AI ngày càng lớn, lộ trình đóng gói không thể đơn giản tái sử dụng các phương pháp cũ đã trưởng thành. Sự thay đổi trong kiến trúc sản phẩm sẽ định hình lại nhu cầu đối với CoWoS-S, CoWoS-L, HBM và các nguồn lực kiểm thử.

Tóm tắt: Bản chất của CoWoS là cho phép GPU, HBM và chiplet hoạt động cùng nhau với tốc độ cao bên trong gói chip. Nó không chỉ đơn thuần là lớp vỏ của chip, mà là một nền tảng kết nối cấp hệ thống dành cho GPU AI cao cấp. CoWoS-S, CoWoS-R và CoWoS-L phục vụ các sản phẩm điện toán hiệu năng cao với quy mô và cấu trúc khác nhau. Trong đó, CoWoS-L phù hợp hơn với các GPU AI thế hệ tiếp theo có diện tích lớn hơn và nhiều die. Việc hiểu được sự khác biệt về cấu trúc và lộ trình của CoWoS là điều cần thiết để hiểu tại sao nút thắt cổ chai công suất của chip AI lại mở rộng từ sản xuất wafer sang đóng gói tiên tiến.

Vì Sao Nút Thắt Công Suất Chip AI Không Chỉ Lies Ở Sản Xuất Wafer

Các điểm nghẽn về năng lực sản xuất chip AI không chỉ nằm ở việc chế tạo wafer, vì một GPU cao cấp phải đi qua wafer công nghệ tiên tiến, kiểm tra die, nguồn cung HBM, tích hợp CoWoS, kết nối đế đóng gói, kiểm thử cuối cùng và lắp ráp máy chủ trước khi bàn giao. Nếu bất kỳ khâu nào bị căng thẳng, năng lực thượng nguồn đã hoàn thành cũng không thể chuyển thành lượng hàng giao cuối cùng. Năng lực wafer đầy đủ chỉ có nghĩa là nguồn cung die tính toán đang cải thiện; điều đó không có nghĩa là nguồn cung GPU AI đã hoàn toàn dồi dào.

Chuỗi sản xuất GPU AI cấp cao rất dài, và mỗi bước đều có mức độ gắn kết cao. Lấy GPU trung tâm dữ liệu của NVIDIA làm ví dụ, TSMC đảm nhận việc sản xuất wafer công nghệ tiên tiến, các nhà cung cấp HBM cung cấp bộ nhớ băng thông cao, TSMC và hệ sinh thái đóng gói đảm nhận tích hợp CoWoS, các nhà cung cấp substrate và nhà cung cấp kiểm thử tham gia vào các quy trình tiếp theo, và sản phẩm cuối cùng đi vào chuỗi triển khai máy chủ, tủ rack, làm mát bằng chất lỏng và trung tâm dữ liệu.

Xét về quy trình, một GPU AI thường trải qua các bước sau:

1. Chế tạo wafer ở công nghệ node tiên tiến sản xuất các die tính toán GPU.
2. Cắt wafer và sàng lọc die để loại bỏ các chip lỗi.
3. Các nhà cung cấp HBM hoàn tất xếp chồng bộ nhớ, kiểm thử và phê duyệt của khách hàng.
4. GPU, HBM và chiplet được đưa vào tích hợp đóng gói tiên tiến CoWoS.
5. Gói đóng gói được kết hợp với substrate cao cấp, cấu trúc nguồn và giải pháp tản nhiệt.
6. Hoàn tất kiểm thử điện, nhiệt, độ tin cậy và ở cấp hệ thống.
7. Sản phẩm được đưa vào lắp ráp hệ thống ở cấp card tăng tốc, máy chủ hoặc tủ máy.
8. Các nhà cung cấp dịch vụ đám mây và khách hàng doanh nghiệp hoàn tất triển khai và nghiệm thu.

Điều này cho thấy năng lực chip AI là năng lực hệ thống, chứ không phải năng lực điểm đơn lẻ. Công đoạn tấm wafer chỉ là khởi đầu. CoWoS nằm giữa wafer, HBM và máy chủ. Đây là cổng chốt then chốt biến "die đạt chuẩn" thành "GPU sử dụng được". Nếu die GPU đủ nhưng HBM không đủ, quá trình đóng gói không thể hoàn tất. Nếu HBM sẵn có nhưng năng lực CoWoS-L không đủ, sản phẩm vẫn không thể giao hàng. Nếu đóng gói hoàn tất nhưng năng suất kiểm thử không ổn định, lượng hàng xuất kho đạt chuẩn cuối cùng sẽ vẫn bị giới hạn.

Các tổ chức nghiên cứu trong ngành cũng tập trung vào điểm nghẽn đa khâu này. Ước tính của Epoch AI về các ràng buộc trong chuỗi cung ứng chip AI chỉ ra rằng các khách hàng như NVIDIA, Google, AMD và Amazon tiêu thụ phần lớn nguồn cung CoWoS và HBM, trong đó NVIDIA là một trong những nguồn cầu quan trọng nhất. Những con số này là ước tính mang tính tổ chức chứ không phải công bố chính thức từ các công ty, nhưng chúng phản ánh một thực tế mang tính cấu trúc: các nguồn lực chip AI then chốt được tập trung ở mức độ cao, và tình trạng khan hiếm ở bất kỳ hạng mục nào cũng có thể lan truyền đến các đợt giao hàng cuối cùng.

Đối với bạn, việc hiểu chuỗi này có thể giúp tránh một cách đánh giá sai phổ biến: cho rằng doanh thu từ node tiên tiến của TSMC tăng mạnh đồng nghĩa với việc việc xuất khẩu GPU của NVIDIA sẽ tự động tăng tốc, hoặc cho rằng các nhà cung cấp HBM mở rộng năng lực đồng nghĩa với việc máy chủ AI sẽ không còn khan hiếm. Việc giao hàng thực tế phụ thuộc vào sự tương thích của nhiều khâu.

Tóm tắt: Nút thắt công suất chip AI không phải là nút thắt đơn điểm. Chúng là nút thắt hệ thống được quyết định bởi wafer, HBM, CoWoS, substrate, kiểm thử và bàn giao hệ thống hoàn chỉnh cuối cùng. CoWoS quan trọng vì nó nằm chính xác ở giữa các mắt xích thượng nguồn và hạ nguồn: một phía kết nối wafer tiến trình tiên tiến và HBM, phía còn lại kết nối substrate cao cấp, kiểm thử và máy chủ. Nếu bất kỳ nguồn lực nào không khớp, công suất hoàn thành ở thượng nguồn sẽ trở thành hàng tồn kho đang chế tạo thay vì GPU thành phẩm cuối cùng.

Từ Hopper đến Blackwell: Vì Sao Nhu Cầu Đóng Góp Nâng Cao Tiếp Tục Tăng

Từ Hopper đến Blackwell, nhu cầu về đóng gói tiên tiến không hề giảm; nó đang nâng cấp. Hopper chủ yếu dựa vào CoWoS-S, trong khi Blackwell sử dụng thiết kế nhiều die phức tạp hơn và đặt ra yêu cầu cao hơn đối với CoWoS-L, HBM, diện tích đóng gói và tỷ lệ đạt của kiểm thử. Kiến trúc Chiplet không làm cho đóng gói trở nên ít quan trọng hơn. Thay vào đó, nó đã chuyển giao nhiều trách nhiệm hệ thống hơn vào tầng đóng gói. Các chip AI càng lớn và càng ở cấp độ hệ thống, công nghệ đóng gói càng phải xử lý các kết nối tốc độ cao và tích hợp với tỷ lệ đạt cao.

NVIDIA Blackwell là một ví dụ điển hình của việc nâng cấp đóng gói. Kiến trúc NVIDIA Blackwell được thiết kế cho các khối lượng công nghiệp AI tạo sinh, xử lý dữ liệu và điện toán hiệu năng cao, nhấn mạnh khả năng giao tiếp GPU-to-GPU mạnh hơn và năng lực ở cấp hệ thống. Cụ thể hơn, NVIDIA Blackwell Ultra bao gồm hai chip die có kích thước bằng reticle được kết nối với nhau thông qua NV-HBI với băng thông 10 TB/s, và nó trang bị 288GB bộ nhớ HBM3E cùng băng thông HBM lên đến 8TB/s.

Những thay đổi kiến trúc này trực tiếp làm tăng nhu cầu đối với bao bì tiên tiến. Hai chip tính toán lớn cần hoạt động như một GPU thống nhất, do đó các kết nối giữa chip phải đủ nhanh, đủ rộng và đủ ổn định. Nhiều chồng HBM phải được sắp xếp xung quanh các chip tính toán, diện tích đóng gói trở nên lớn hơn, việc truyền tải điện năng trở nên phức tạp hơn, áp suất nhiệt tăng lên, và hiện tượng cong vênh của bao bì cùng ứng suất vật liệu trở nên khó kiểm soát hơn.

Ban điều hành NVIDIA cũng nhấn mạnh rằng cơ cấu nhu cầu đối với công nghệ đóng gói nâng cao đang thay đổi. Báo cáo của Reuters về nhu cầu đóng gói nâng cao thay đổi của NVIDIA nêu rằng Blackwell sẽ sử dụng lượng lớn CoWoS-L, trong khi Hopper tiếp tục sử dụng CoWoS-S. Điều này có nghĩa là thị trường không nên coi CoWoS là một con số tổng công suất duy nhất. Cần phải phân biệt giữa các loại đóng gói mà các sản phẩm khác nhau đòi hỏi.

Việc chuyển đổi từ CoWoS-S sang CoWoS-L cũng giải thích tại sao việc mở rộng không thể giải quyết mọi thứ ngay lập tức. Một dây chuyền CoWoS-S trưởng thành không thể ngay lập tức trở thành công suất CoWoS-L tương đương nếu không có thay đổi thiết bị, tinh chỉnh quy trình và xác nhận từ khách hàng. Các gói lớn cũng kéo dài quá trình tăng dần tỷ lệ sản phẩm đạt chuẩn. Càng nhiều die và ngăn xếp HBM được tích hợp vào một sản phẩm, thì một lỗi của bất kỳ thành phần đơn lẻ nào càng có thể ảnh hưởng đến tỷ lệ đạt chuẩn cuối cùng.

Đây là lý do tại sao đóng gói tiên tiến ngày càng hoạt động như một “rào cản công suất vô hình” trong chu kỳ chip AI. Việc ra mắt một kiến trúc GPU chỉ là điểm khởi đầu. Quá trình thương mại hóa thực sự phụ thuộc vào việc liệu CoWoS-L, HBM3E hay HBM4, tỷ lệ đạt chuẩn trong kiểm tra, lắp ráp toàn hệ thống và triển khai của khách hàng có thể tất cả đồng bộ với nhau hay không.

Tóm tắt: Sự chuyển dịch từ Hopper sang Blackwell cho thấy nhu cầu về đóng gói nâng cao không hề giảm. Nó đang chuyển từ CoWoS-S trưởng thành sang CoWoS-L phức tạp hơn. Thiết kế hai chip của Blackwell, cấu hình HBM cao hơn, và nhu cầu tích hợp hệ thống lớn hơn làm tăng mức tiêu thụ trên mỗi GPU về diện tích đóng gói, mật độ liên kết, kiểm soát vật liệu, và hiệu suất kiểm thử. Khi đánh giá lượng GPU NVIDIA xuất xưởng, bạn không chỉ nên nhìn vào việc ra mắt sản phẩm mới. Bạn cũng cần đánh giá xem lộ trình đóng gói tương ứng đã trưởng thành chưa, CoWoS-L có đang tăng tốc không, HBM đã được chứng nhận chưa, và việc bàn giao toàn hệ thống có theo kịp không.

Việc Mở Rộng của TSMC Có Làm Dịu Nút Thắt CoWoS Không?

Việc mở rộng sản xuất của TSMC có thể làm giảm bớt điểm nghẽn CoWoS, nhưng sẽ không khiến nguồn cung chip AI hoàn toàn dồi dào trong ngắn hạn. Sau khi tăng công suất danh nghĩa, việc lắp đặt thiết bị, tinh chỉnh quy trình, chứng nhận khách hàng, nâng cao năng suất và cân đối HBM vẫn cần thời gian. Trong khi đó, Blackwell, ASIC và các chip tùy chỉnh của nhà cung cấp đám mây tiếp tục làm tăng nhu cầu đóng gói tiên tiến. Điểm nghẽn CoWoS nhiều khả năng sẽ thu hẹp dần dần thay vì biến mất đột ngột chỉ trong một quý.

TSMC đã đưa đóng gói nâng cao thành trọng tâm mở rộng then chốt. Buổi họp báo kết quả kinh doanh quý 1 năm 2025 của TSMC đã đề cập rằng công ty đang nỗ lực tăng gấp đôi công suất CoWoS vào năm 2025 để đáp ứng nhu cầu của khách hàng. Nhưng đến năm 2026, buổi họp báo kết quả kinh doanh quý 1 năm 2026 của TSMC vẫn chỉ ra rằng công suất đóng gói nâng cao vẫn rất căng thẳng và TSMC cần phối hợp với các đối tác OSAT.

Các tín hiệu công suất mới nhất cũng cho thấy việc mở rộng đang tiếp tục diễn ra. Báo cáo của Reuters về hai nhà máy đóng gói tiên tiến mới của TSMC tại Khu Khoa học Gia Nghĩa cho thấy TSMC đang biến Gia Nghĩa thành một trung tâm đóng gói tiên tiến lớn, với các cơ sở mới hỗ trợ việc mở rộng công nghệ CoWoS và các công nghệ đóng gói tiên tiến khác. Vấn đề là các cơ sở mới đòi hỏi một khoảng thời gian trễ rõ ràng từ việc xây dựng và đưa thiết bị vào cho đến khi sản xuất thử nghiệm và sản xuất hàng loạt ổn định.

Dự báo từ chuỗi cung ứng cho thấy khoảng cách này có thể thu hẹp nhưng sẽ không biến mất. Ước tính của TrendForce về khoảng cách cung-cầu CoWoS nêu rằng khi TSMC và các đối tác mở rộng công suất, khoảng cách cung-cầu CoWoS có thể thu hẹp từ khoảng 20% xuống còn khoảng 10% vào cuối năm 2026. Cùng báo cáo đó cũng đề cập rằng công suất CoWoS hàng tháng của TSMC có thể đạt 120.000 đến 140.000 tấm wafer trong năm 2026, với công suất bổ sung từ các đối tác OSAT góp phần bổ sung cho nguồn cung của ngành. Những con số này là ước tính từ chuỗi cung ứng và không nên được coi là cam kết giao hàng chính thức của TSMC.

Để đánh giá xem CoWoS có thực sự đang dễ dãi hay không, bạn không thể chỉ nhìn vào tổng công suất. Bạn cũng cần đánh giá sự phù hợp về cơ cấu. Blackwell cần nhiều CoWoS-L hơn, trong khi các sản phẩm cũ vẫn chiếm CoWoS-S. HBM3E và HBM4 đòi hỏi phải được khách hàng chấp thuận. Các gói lớn đòi hỏi năng suất ổn định. Việc giao hàng máy chủ còn phụ thuộc vào làm mát bằng chất lỏng, truyền dẫn điện năng, tủ máy (rack) và tiến độ triển khai trung tâm dữ liệu.

Tóm tắt: Việc mở rộng của TSMC là điều kiện cần thiết để giải quyết nút thắt CoWoS, nhưng bản thân nó chưa đủ. Các nhà máy mới, thiết bị, sự hợp tác với OSAT và việc cải thiện năng suất sẽ dần dần tăng nguồn cung, nhưng nhu cầu từ Blackwell, ASIC, HBM và máy chủ AI cũng đang tăng lên. Để đánh giá xem nút thắt CoWoS có thực sự được khắc phục hay không, bạn nên theo dõi đồng thời công suất hiệu dụng, cơ cấu sản phẩm, tình trạng chứng nhận HBM, năng suất đóng gói và chu kỳ giao hàng hệ thống hoàn chỉnh, thay vì chỉ dựa vào một con số công suất hàng tháng duy nhất.

Phân tích đầu tư và chuỗi cung ứng: Sử dụng đóng gói tiên tiến để hiểu về cơ hội của chip AI

Bạn có thể coi bao bì nâng cao như một trung tâm trung lưu để hiểu các chủ đề đầu tư chip AI. Nó kết nối các công nghệ tiến trình tiên tiến ở thượng lưu, HBM, thiết bị đóng gói, substrate, với nhu cầu máy chủ AI ở hạ lưu. Khi CoWoS khan hiếm, lượng hàng xuất khẩu của NVIDIA, chi phí vốn của TSMC, hiệu suất của các nhà cung cấp HBM và đơn hàng thiết bị đều có thể bị ảnh hưởng. Khi CoWoS cải thiện, bạn vẫn cần theo dõi sự dịch chuyển của điểm nghẽn và khả năng kỳ vọng của thị trường đã phản ánh trước sự cải thiện này.

Chủ đề đóng gói tiên tiến không thể được phân tích chỉ qua một công ty duy nhất. NVIDIA là trung tâm nhu cầu, TSMC là nền tảng sản xuất và đóng gói cốt lõi, SK hynix, Micron và Samsung tham gia vào chuỗi cung ứng HBM, các nhà cung cấp thiết bị đóng gói tiên tiến và substrate hưởng lợi từ việc mở rộng, còn các nhà cung cấp ODM hạ nguồn, làm mát bằng chất lỏng, nguồn điện và tủ rack quyết định việc GPU có thể trở thành máy chủ AI có thể triển khai hay không. Mỗi tầng đều có thể ảnh hưởng đến việc bàn giao cuối cùng.

Đối với phân tích đầu tư, nguồn cung CoWoS căng thẳng không chỉ đại diện cho rủi ro. Nó cũng có thể cho thấy nhu cầu ngành mạnh mẽ. Chi tiêu vốn đóng gói tiên tiến của TSMC, các thỏa thuận HBM dài hạn và các đơn hàng thiết bị đều có thể hưởng lợi từ sự mở rộng của chip AI. Nhưng bạn không nên đồng nhất việc cải thiện CoWoS trực tiếp với mức tăng của các cổ phiếu NVDA, TSM hoặc liên quan đến HBM. Giá cổ phiếu còn bị ảnh hưởng bởi định giá, kỳ vọng lợi nhuận, CAPEX điện toán đám mây, biên lợi nhuận gộp, lãi suất vĩ mô và khẩu vị rủi ro.

Nếu bạn theo dõi các cổ phiếu Mỹ liên quan đến chip AI như NVDA, TSM, AMD, MU và AVGO, bạn cần cân nhắc cả chi phí giao dịch thực tế ngoài nghiên cứu về năng lực và lợi nhuận. Chi phí giao dịch cổ phiếu Mỹ thường không chỉ bao gồm hoa hồng; chúng còn có thể bao gồm phí nền tảng, phí đại lý bên ngoài, phí hoạt động giao dịch và các khoản phí khác hiển thị trên trang đặt lệnh. Ví dụ, Biya là ví giao dịch tài sản đa dạng toàn cầu hỗ trợ cổ phiếu Mỹ, cổ phiếu Hồng Kông và tài sản số. Theo phần phí giao dịch cổ phiếu Mỹ của họ, hoa hồng giao dịch cổ phiếu Mỹ là 0 USD, trong khi phí nền tảng, phí đại lý bên ngoài và các khoản phí khác tuân theo biểu phí và hiển thị trên trang đặt lệnh.Việc cung cấp dịch vụ phụ thuộc vào vị trí của người dùng, kết quả xác minh danh tính, quy tắc của nền tảng cũng như các luật và quy định hiện hành. Thông tin thị trường công khai, quy tắc giao dịch và cơ cấu phí không cấu thành lời khuyên đầu tư.

Bạn cũng có thể sử dụng thông tin cổ phiếu Mỹ để theo dõi giá cổ phiếu và thông tin cơ bản của các công ty liên quan, và sử dụng thông tin cổ phiếu Hong Kong để theo dõi một số cổ phiếu Hong Kong liên quan đến thiết bị, bán dẫn và máy chủ AI. Quan trọng hơn, công cụ giao dịch nên đến sau khung nghiên cứu, thay vì thay thế phân tích cơ bản bằng tin tức ngắn hạn. Đóng gói nâng cao là một biến số ngành dài hạn, trong khi giá cổ phiếu có thể phản ứng sớm, muộn hoặc quá mức.

Tóm tắt: Bao bì nâng cao (advanced packaging) là một khung phân tích quan trọng để hiểu các cơ hội của chip AI, nhưng nó không thể thay thế việc phân tích toàn diện về cơ bản và rủi ro. Công suất CoWoS, nguồn cung HBM, tiến độ giao hàng Blackwell, quá trình mở rộng của TSMC, chi phí đầu tư (CAPEX) của các công ty đám mây và việc giao hệ thống máy chủ đều cần được đánh giá trong cùng một khung phân tích. Đối với nhà đầu tư thông thường, cách tiếp cận thận trọng hơn là theo dõi chuỗi cung ứng theo từng tầng trong khi xác nhận chi phí giao dịch, quy tắc đặt hàng và mức độ chịu rủi ro cá nhân, thay vì đưa ra quyết định vội vàng dựa trên một tiêu đề về công suất hoặc biến động cổ phiếu ngắn hạn.

Nếu bạn tiếp tục theo dõi chuỗi cung ứng chip AI, bao bì tiên tiến sẽ là manh mối then chốt để hiểu về NVIDIA, TSMC, các nhà cung cấp HBM và các công ty máy chủ AI. Trong ngắn hạn, nó ảnh hưởng đến việc giao hàng Blackwell và hoạt động mua sắm của các nhà cung cấp đám mây. Trong trung hạn, nó ảnh hưởng đến chi tiêu vốn của TSMC, đơn hàng thiết bị và phân bổ năng lực HBM. Trong dài hạn, nó cho thấy tính toán AI đang chuyển từ cạnh tranh về hiệu suất chip đơn lẻ sang cạnh tranh về năng lực sản xuất ở cấp hệ thống. Khi sử dụng Biya để theo dõi các thị trường đa tài sản như Hoa Kỳcổ phiếu, cổ phiếu Hồng Kông và tài sản số, tốt hơn là nên đánh giá giá cổ phiếu, lợi nhuận, năng lực, cơ cấu phí và mức độ chấp nhận rủi ro cá nhân trong cùng một khung phân tích, thay vì đưa ra quyết định giao dịch chỉ dựa trên một tin tức đơn lẻ.

Câu hỏi thường gặp

Sự khác biệt giữa đóng gói tiên tiến và đóng gói truyền thống là gì?

Đóng gói tiên tiến tập trung vào các kết nối đa chip mật độ cao, tích hợp HBM và hiệu năng hệ thống. Đóng gói truyền thống tập trung nhiều hơn vào việc bảo vệ chip, kết nối chip với bảng mạch và kiểm soát chi phí. CoWoS là công nghệ đóng gói tiên tiến 2.5D dành cho GPU AI và điện toán hiệu năng cao, với mức độ nhấn mạnh lớn hơn vào băng thông, mức tiêu thụ điện năng, diện tích đóng gói và năng suất hệ thống.

Tại sao CoWoS ảnh hưởng đến sản lượng xuất xưởng GPU của NVIDIA?

CoWoS là công đoạn then chốt để tích hợp die GPU, HBM và substrate thành một hệ thống duy nhất. Ngay cả khi việc sản xuất wafer công nghệ tiên tiến đã hoàn tất, các GPU AI cao cấp của NVIDIA vẫn không thể trở thành sản phẩm có thể giao hàng nếu nguồn cung CoWoS hoặc HBM không đủ. Đó là lý do tại sao lượng hàng xuất xưởng có thể bị hạn chế bởi năng lực đóng gói tiên tiến.

Tại Sao CoWoS-L Được Quan Tâm Nhiều Hơn CoWoS-S?

CoWoS-L phù hợp hơn với các chip AI có diện tích lớn hơn, nhiều die và yêu cầu kết nối cao. Các nền tảng như Blackwell đã làm tăng nhu cầu về CoWoS-L, vì vậy thị trường đang chú ý nhiều hơn đến năng lực và tỷ lệ sản phẩm đạt chuẩn của nó. CoWoS-L và CoWoS-S không phải là sản phẩm thay thế đơn giản cho nhau; chúng phục vụ các cấu trúc sản phẩm khác nhau.

Điều Nào Quan Trọng Hơn: Nguồn Cung HBM hay Năng Lực CoWoS?

Cả HBM và CoWoS đều rất quan trọng. HBM là bộ nhớ băng thông cao, trong khi CoWoS là năng lượng đóng gói tiên tiến tích hợp HBM với GPU. Sự thiếu hụt ở bất kỳ khâu nào cũng có thể ảnh hưởng đến việc giao hàng GPU AI. Do đó, phân tích chuỗi cung ứng cần xem xét đồng thời việc đạt chuẩn HBM, công suất đóng gói hiệu quả và năng suất kiểm thử cuối cùng.

chip AI Có Vẫn Thiếu Hàng Sau Khi TSMC Mở Rộng Công Suất Không?

Chúng vẫn có thể khan hiếm trong một số giai đoạn nhất định. Việc TSMC mở rộng có thể cải thiện nguồn cung CoWoS, nhưng nhu cầu từ Blackwell, ASIC và hạ tầng AI đám mây cũng đang tăng lên. HBM, substrate, kiểm thử, làm mát bằng chất lỏng, cấp nguồn và giao hàng toàn hệ thống đều có thể trở thành các điểm nghẽn mới. Cải thiện công suất không đồng nghĩa với việc nguồn cung sẽ nới lỏng ngay lập tức.

Nhà đầu tư phổ thông có thể theo dõi chuỗi cung ứng đóng gói tiên tiến như thế nào?

Nhà đầu tư phổ thông có thể tập trung vào việc mở rộng đóng gói tiên tiến của TSMC, tiến độ giao hàng NVIDIA Blackwell, việc đạt chuẩn của nhà cung cấp HBM, đơn hàng thiết bị đóng gói, CAPEX AI điện toán đám mây và chu kỳ giao máy chủ. Quyết định đầu tư không nên chỉ dựa vào một dòng tiêu đề duy nhất về công suất; định giá, kỳ vọng lợi nhuận và khẩu vị rủi ro cá nhân cũng đều quan trọng.